home *** CD-ROM | disk | FTP | other *** search
/ The Atari Compendium / The Atari Compendium (Toad Computers) (1994).iso / files / umich / falcon / programm.ing / nt_dsp1.lzh / NT_DSP1.MSA / SIOEQ / IOEQULC.ASM < prev   
Assembly Source File  |  1989-01-24  |  9KB  |  205 lines
  1. ;
  2. ; This program originally available on the Motorola DSP bulletin board.
  3. ; It is provided under a DISCLAMER OF WARRANTY available from
  4. ; Motorola DSP Operation, 6501 Wm. Cannon Drive W., Austin, Tx., 78735.
  5. ; 
  6. ; Motorola Standard I/O Equates (lower case).
  7. ; 
  8. ; Last Update 25 Aug 87   Version 1.1  (fixed m_of)
  9. ;
  10. ;************************************************************************
  11. ;
  12. ;       EQUATES for DSP56000 I/O registers and ports
  13. ;
  14. ;************************************************************************
  15.  
  16. ioequlc ident   1,0
  17.  
  18. ;------------------------------------------------------------------------
  19. ;
  20. ;       EQUATES for I/O Port Programming
  21. ;
  22. ;------------------------------------------------------------------------
  23.  
  24. ;       Register Addresses
  25.  
  26. m_bcr   EQU     $FFFE           ; Port A Bus Control Register
  27. m_pbc   EQU     $FFE0           ; Port B Control Register
  28. m_pbddr EQU     $FFE2           ; Port B Data Direction Register
  29. m_pbd   EQU     $FFE4           ; Port B Data Register
  30. m_pcc   EQU     $FFE1           ; Port C Control Register
  31. m_pcddr EQU     $FFE3           ; Port C Data Direction Register
  32. m_pcd   EQU     $FFE5           ; Port C Data Register
  33.  
  34.  
  35. ;------------------------------------------------------------------------
  36. ;
  37. ;       EQUATES for Host Interface
  38. ;
  39. ;------------------------------------------------------------------------
  40.  
  41. ;       Register Addresses
  42.  
  43. m_hcr   EQU     $FFE8           ; Host Control Register
  44. m_hsr   EQU     $FFE9           ; Host Status Register
  45. m_hrx   EQU     $FFEB           ; Host Receive Data Register
  46. m_htx   EQU     $FFEB           ; Host Transmit Data Register
  47.  
  48. ;       Host Control Register Bit Flags
  49.  
  50. m_hrie  EQU     0               ; Host Receive Interrupt Enable
  51. m_htie  EQU     1               ; Host Transmit Interrupt Enable
  52. m_hcie  EQU     2               ; Host Command Interrupt Enable
  53. m_hf2   EQU     3               ; Host Flag 2
  54. m_hf3   EQU     4               ; Host Flag 3
  55.  
  56. ;       Host Status Register Bit Flags
  57.  
  58. m_hrdf  EQU     0               ; Host Receive Data Full
  59. m_htde  EQU     1               ; Host Transmit Data Empty
  60. m_hcp   EQU     2               ; Host Command Pending
  61. m_hf    EQU     $18             ; Host Flag Mask
  62. m_hf0   EQU     3               ; Host Flag 0
  63. m_hf1   EQU     4               ; Host Flag 1
  64. m_dma   EQU     7               ; DMA Status
  65.  
  66. ;------------------------------------------------------------------------
  67. ;
  68. ;       EQUATES for Serial Communications Interface (SCI)
  69. ;
  70. ;------------------------------------------------------------------------
  71.  
  72. ;       Register Addresses
  73.  
  74. m_srxl  EQU     $FFF4           ; SCI Receive Data Register (low)
  75. m_srxm  EQU     $FFF5           ; SCI Receive Data Register (middle)
  76. m_srxh  EQU     $FFF6           ; SCI Receive Data Register (high)
  77. m_stxl  EQU     $FFF4           ; SCI Transmit Data Register (low)
  78. m_stxm  EQU     $FFF5           ; SCI Transmit Data Register (middle)
  79. m_stxh  EQU     $FFF6           ; SCI Transmit Data Register (high)
  80. m_stxa  EQU     $FFF3           ; SCI Transmit Data Address Register
  81. m_scr   EQU     $FFF0           ; SCI Control Register
  82. m_ssr   EQU     $FFF1           ; SCI Status Register
  83. m_sccr  EQU     $FFF2           ; SCI Clock Control Register
  84.  
  85. ;       SCI Control Register Bit Flags
  86.  
  87. m_wds   EQU     $3              ; Word Select Mask
  88. m_wds0  EQU     0               ; Word Select 0
  89. m_wds1  EQU     1               ; Word Select 1
  90. m_wds2  EQU     2               ; Word Select 2
  91. m_sbk   EQU     4               ; Send Break
  92. m_wake  EQU     5               ; Wake-up Mode Select
  93. m_rwi   EQU     6               ; Receiver Wake-up Enable
  94. m_woms  EQU     7               ; Wired-OR Mode Select
  95. m_re    EQU     8               ; Receiver Enable
  96. m_te    EQU     9               ; Transmitter Enable
  97. m_ilie  EQU     10              ; Idle Line Interrupt Enable
  98. m_rie   EQU     11              ; Receive Interrupt Enable
  99. m_tie   EQU     12              ; Transmit Interrupt Enable
  100. m_tmie  EQU     13              ; Timer Interrupt Enable
  101.  
  102. ;       SCI Status Register Bit Flags
  103.  
  104. m_trne  EQU     0               ; Transmitter Empty
  105. m_tdre  EQU     1               ; Transmit Data Register Empty
  106. m_rdrf  EQU     2               ; Receive Data Register Full
  107. m_idle  EQU     3               ; Idle Line
  108. m_or    EQU     4               ; Overrun Error
  109. m_pe    EQU     5               ; Parity Error
  110. m_fe    EQU     6               ; Framing Error
  111. m_r8    EQU     7               ; Received Bit 8
  112.  
  113. ;       SCI Clock Control Register Bit Flags
  114.  
  115. m_cd    EQU     $FFF            ; Clock Divider Mask
  116. m_cod   EQU     12              ; Clock Out Divider
  117. m_scp   EQU     13              ; Clock Prescaler
  118. m_rcm   EQU     14              ; Receive Clock Source
  119. m_tcm   EQU     15              ; Transmit Clock Source
  120.  
  121. ;------------------------------------------------------------------------
  122. ;
  123. ;       EQUATES for Synchronous Serial Interface (SSI)
  124. ;
  125. ;------------------------------------------------------------------------
  126.  
  127. ;       Register Addresses
  128.  
  129. m_rx    EQU     $FFEF           ; Serial Receive Data Register
  130. m_tx    EQU     $FFEF           ; Serial Transmit Data Register
  131. m_cra   EQU     $FFEC           ; SSI Control Register A
  132. m_crb   EQU     $FFED           ; SSI Control Register B
  133. m_sr    EQU     $FFEE           ; SSI Status Register
  134. m_tsr   EQU     $FFEE           ; SSI Time Slot Register
  135.  
  136. ;       SSI Control Register A Bit Flags
  137.  
  138. m_pm    EQU     $FF             ; Prescale Modulus Select Mask
  139. m_dc    EQU     $1F00           ; Frame Rate Divider Control Mask
  140. m_wl    EQU     $6000           ; Word Length Control Mask
  141. m_wl0   EQU     13              ; Word Length Control 0
  142. m_wl1   EQU     14              ; Word Length Control 1
  143. m_psr   EQU     15              ; Prescaler Range
  144.  
  145. ;       SSI Control Register B Bit Flags
  146.  
  147. m_of    EQU     $3              ; Serial Output Flag Mask
  148. m_of0   EQU     0               ; Serial Output Flag 0
  149. m_of1   EQU     1               ; Serial Output Flag 1
  150. m_scd   EQU     $1C             ; Serial Control Direction Mask
  151. m_scd0  EQU     2               ; Serial Control 0 Direction
  152. m_scd1  EQU     3               ; Serial Control 1 Direction
  153. m_scd2  EQU     4               ; Serial Control 2 Direction
  154. m_sckd  EQU     5               ; Clock Source Direction
  155. m_fsl   EQU     8               ; Frame Sync Length
  156. m_syn   EQU     9               ; Sync/Async Control
  157. m_gck   EQU     10              ; Gated Clock Control
  158. m_mod   EQU     11              ; Mode Select
  159. m_ste   EQU     12              ; SSI Transmit Enable
  160. m_sre   EQU     13              ; SSI Receive Enable
  161. m_stie  EQU     14              ; SSI Transmit Interrupt Enable
  162. m_srie  EQU     15              ; SSI Receive Interrupt Enable
  163.  
  164. ;       SSI Status Register Bit Flags
  165.  
  166. m_if    EQU     $2              ; Serial Input Flag Mask
  167. m_if0   EQU     0               ; Serial Input Flag 0
  168. m_if1   EQU     1               ; Serial Input Flag 1
  169. m_tfs   EQU     2               ; Transmit Frame Sync
  170. m_rfs   EQU     3               ; Receive Frame Sync
  171. m_tue   EQU     4               ; Transmitter Underrun Error
  172. m_roe   EQU     5               ; Receiver Overrun Error
  173. m_tde   EQU     6               ; Transmit Data Register Empty
  174. m_rdf   EQU     7               ; Receive Data Register Full
  175.  
  176. ;------------------------------------------------------------------------
  177. ;
  178. ;       EQUATES for Exception Processing
  179. ;
  180. ;------------------------------------------------------------------------
  181.  
  182. ;       Register Addresses
  183.  
  184. m_ipr   EQU     $FFFF           ; Interrupt Priority Register
  185.  
  186. ;       Interrupt Priority Register Bit Flags
  187.  
  188. m_ial   EQU     $7              ; IRQA Mode Mask
  189. m_ial0  EQU     0               ; IRQA Mode Interrupt Priority Level (low)
  190. m_ial1  EQU     1               ; IRQA Mode Interrupt Priority Level (high)
  191. m_ial2  EQU     2               ; IRQA Mode Trigger Mode
  192. m_ibl   EQU     $38             ; IRQB Mode Mask
  193. m_ibl0  EQU     3               ; IRQB Mode Interrupt Priority Level (low)